symbolator 1.0.2

符号器

symbolator是一个vhdl和verilog的组件绘图工具。它将解析hdl源文件，提取组件或模块，并将它们呈现为图像。

libraryieee;useieee.std_logic_1164.all;packagedemoiscomponentdemo_deviceisgeneric(SIZE:positive;RESET_ACTIVE_LEVEL:std_ulogic:='1');port(--# {{clocks|}}Clock:instd_ulogic;Reset:instd_ulogic;--# {{control|Named section}}Enable:instd_ulogic;Data_in:instd_ulogic_vector(SIZE-1downto0);Data_out:outstd_ulogic_vector(SIZE-1downto0));endcomponent;endpackage;

> symbolator -i demo_device.vhdl
Scanning library: .
Creating symbol for demo_device.vhdl "demo_device"
          -> demo_device-demo_device.svg

产生以下结果：

符号器可以渲染为PNG位图图像或SVG、PDF、PS和EPS矢量图像。SVG是默认设置。