如何给切片输出信号赋值?我是myhdl的初学者。 我尝试将以下Verilog代码转换为MyHDL: module ModuleA(data_in, data_out, clk); input data_in; ...2024-10-02 已阅读: n次