2024-05-05 17:51:38 发布
网友
问题:创建一个显示恒定频率方波的vcd文件
你提供的任何链接都会很有用,因为我搜索了很多,但没有找到任何东西,不幸的是我没有背景
我们不允许在verilog或system verilog中编码。 我们应该用python、cpp或c编写代码,创建一个vcd文件,然后在wave程序中打开它,以恒定频率显示方波
打开vcd文件的编辑器:
With VHDL, you can use Modalism to generate a VCD dump file. (All the commands in bold are to be typed into the command window).
To create a .vcd file:
Compile and load design successfully in transcript window
Specify VCD filenameSyntax: vcd file <file_name>.vcdEnable VCD to dump signals under a desired instanceSyntax: vcd add <path_to_instance>/*
注意:此命令不转储子实例的信号
为加密实例启用VCD将生成警告
Run simulation generate VCD database
Quit simulation
如果您有Xilinx ISE,可以使用以下方法生成VCD文件。(这些命令可以在Xilinx ISE窗口下半部分的命令提示下输入)
vcd dumpfile results.vcd vcd dumpvars -m / vcd dumpon run 1000 ns vcd dumpoff vcd dumpflush
注意:此命令不转储子实例的信号
为加密实例启用VCD将生成警告
如果您有Xilinx ISE,可以使用以下方法生成VCD文件。(这些命令可以在Xilinx ISE窗口下半部分的命令提示下输入)
相关问题 更多 >
编程相关推荐